Characterization and modeling of MOS transistors from advanced technologies (FDSOI, nanowire, GaN HEMT, LTPS)
최신 기술 적용 MOS 트랜지스터의 전기적 특성화 및 모델링 (FDSOI, nanowire, GaN HEMT, LTPS)
- 주제(키워드) Electrical characterization , low frequency noise , MOSFET , Nanowire , Nanosheet , Variability , GaN , HEMT , cryogenic , LTPS , barrier height , Seto model
- 발행기관 고려대학교 대학원
- 지도교수 Jae Woo LEE
- 발행년도 2024
- 학위수여년월 2024. 2
- 학위명 박사
- 학과 대학원 전자·정보공학과
- 원문페이지 142 p
- 실제URI http://www.dcollection.net/handler/korea/000000279948
- UCI I804:11009-000000279948
- DOI 10.23186/korea.000000279948.11009.0000386
- 본문언어 영어
초록/요약
In this study, the electrical characterization and modeling of various electronic devices based on MOSFET structure were carried out. Electrical characterization of 2-vetically stacked Nanosheet FETs on FDSOI by using statistical analysis. NSFETs contained various dimensions were investigated for both NFET and PFET. Each device was measured in a lot of dies over 170 ea. Electrical parameters were extracted using various methods (Y-function and LW function, etc). The correlation of different electrical parameters (Ion, Ioff, SS, mobility, and mobility degradation factors) was investigated. The standard deviation of each electrical parameter was utilized for the interpretation of Pelgrom's law. A detailed electrical characterization and transistor parameter extraction on 200 mm CMOS compatible GaN/Si HEMTs was performed down to deep cryogenic temperatures. The main transistor parameters (threshold voltage Vth, low-field mobility μ0, subthreshold swing SS, source-drain series resistance Rsd) were extracted in linear region using the Y-function and the Lambert-W function methods for gate lengths down to 0.1 μm. The Y-function method was also employed in saturation region for the extraction of the saturation velocity. The results indicate that these GaN/Si HEMT devices demonstrate a very good functionality down to very low temperature with improvement of mobility and subthreshold slope. It was also shown by TLM analysis that the source-drain series resistance Rsd is more limited by the contact resistance than by the 2DEG access region resistance as temperature lowered. Electrical characteristics and Trap profiling in LTPS TFT comparing to on rigid and flexible substrates. The carrier transport of p-type low temperature polycrystalline silicon (LTPS) thin-film transistors (TFTs) on flexible substrate has been intensively studied and compared to that on glass substrate in order to improve device performance. To investigate the origin of carrier transport on different substrates, temperature dependent characterizations are carried out for electrical device parameters such as threshold voltage (VTH), subthreshold swing (SS), on-current (Ion) and effective carrier mobility (μeff). The poly-Si grain size Lgrain and the barrier height EB between grain boundaries are well known to be the main parameters to determine transport in polycrystalline silicon and can be extracted based on the polycrystalline mobility model. However, our systemic studies show that it is not grain size but EB that has more influence on the degradation of LTPS TFT on flexible substrates. The EB of flexible substrate is roughly 18 times higher than glass substrate whereas grain size is similar for both devices on different substrates. Compared to the LTPS TFT on glass substrate, higher EB degrades approximately 24 % of Ion, 30 % of SS and 21 % of μeff on the flexible substrate at room temperature. From low frequency noise (LFN) analysis, it is observed that the total trap density (Nt) for flexible substrate is up to four times higher than that of glass substrate, which also supports the high value of EB in the device fabricated on the flexible substrate.
more초록/요약
본 연구에서는 MOSFET 구조를 기반으로 하는 다양한 전자소자의 전기적 특성화 및 모델링을 수행하였다. FDSOI 웨이퍼 기판에 제작된 2 개로 수직적층된 Nanosheet (NS) FET 의 전기적 특성 및 통계적 분석을 진행하였다. 다양한 게이트 면적의 NFET 과 PFET 을 이용하여 NSFET 의 분석을 진행하였다. 각 device 는 170 개가 넘는 많은 die 에서 측정되었다. 다양한 방법(Y-function, LW function 등)을 사용하여 다양한 전기적 매개변수를 추출하였다. 다양한 전기적 매개변수 (Ion, Ioff, SS, effective mobility 및 mobility degradation factor)의 상관관계를 조사하였으며, 각 전기적 매개변수의 표준편차를 이용하여 Pelgrom’s law 를 이용하여 해석하였다. 200mm CMOS 공정 호환 가능한 GaN/Si HEMT 에 대하여 상세한 전기적 특성화 및 트랜지스터 매개변수 추출이 극저온까지 수행하였다. 주요 트랜지스터 매개변수(Vth, μ0, SS, Rsd)는 게이트 길이가 0.1 μm 까지인 Y function 및 Lambert-W function 방법을 사용하여 선형 영역에서 추출되었다. Saturation velocity 추출을 위해 포화 영역에서도 Y function 방법을 사용하였다. 결과적으로 GaN/Si HEMT 소자가 μ0 및 SS 의 개선과 함께 극저온까지 우수한 동작 특성을 가지는 것을 확인하였다. 또한 온도가 낮아짐에 따라 Rsd이 2DEG access region resistance 보다 contact resistance 에 의해 더 크게 영향을 받는다는 것을 TLM 분석을 통해 확인하였다. Glass 및 flexible 기판에 따라 LTPS TFT 의 전기적 특성 및 trap profiling 을 진행하였다. 소자 성능을 향상시키기 위해 flexible 기판에서 LTPS TFT 의 캐리어 이동특성에 대하여 집중적으로 분석하였으며, glass substrate에서의 carrier transport를 비교하였다. Glass 및 flexible 기판에서 carrier transport 의 특성 및 원리를 조사하기 위해 Vth, SS, Ion 및 μeff 와 같은 전기적 매개변수에 대해 온도에 따른 특성분석이 진행되었다. poly-Si grain 크기 Lgrain 과 grain 경계 사이의 전기적 barrier 높이 EB 는 다결정 실리콘의 수송을 결정하는 주요 매개 변수로 잘 알려져 있으며 다결정 이동도 모델을 기반으로 추출할 수 있습니다. 체계적인 연구에 따르면 flexible 기판에서 LTPS TFT의 열화는 grain 크기뿐만 아니라 EB에 크게 영향을 받는 것을 확인하였다. Flexible 기판의 EB는 유리 기판보다 약 18 배 더 높은 반면, grain 크기는 서로 다른 기판의 두 TFT 에서 비슷한 것으로 확인되었다. Glass 기판의 LTPS TFT 와 비교하여 더 높은 EB는 실온에서 flexible 기판 동작 특성들의 Ion 약 24%, SS 30%, μeff 21%를 저하시켰다. 저주파 잡음(LFN) 분석에서 Flexible 기판의 총 트랩 밀도(Nt)가 glass 기판보다 최대 4 배 더 높은 것으로 확인되었으며, 이는 또한 flexible 기판에 제작된 TFT 에서 높은 EB 와의 상관관계를 가지고 있다
more목차
Chapter 1. INTRODUCTION 20
1.1 Semiconductor Market Trend 20
1.2 Device Scaling Down 22
1.3 Fully Depleted Silicon on Insulator (FDSOI) Technology 26
1.3.1 State-of-the-art SOI Technology 26
1.3.2 SOI Wafer Fabrication: Smart-CutTM Process 29
1.4 Overview of Power Electronics 32
1.5 Overview of Display Devices 33
1.5.1 Display devices history 33
1.5.2 Display market trend overview 35
1.5.3 Thin Film Transistors (TFTs) 38
1.6 References 42
Chapter 2. MOSFET physics and characterization methodology 45
2.1 Introduction 45
2.2 Basic MOSFET operation 46
2.2.1 Linear Regime (at VD<(VG-Vth)) 46
2.2.2 Saturation Regime (at VD>(VG-Vth)) 46
2.2.3 Transfer characteristics of MOSFET 47
2.2.3.a Threshold voltage, Vth 47
2.2.3.b Subthreshold swing, SS 51
2.2.3.c Carrier Mobility 54
2.2.3.d Series Resistance 56
2.3 Fundamental noise sources 58
2.3.1 Thermal noise 58
2.3.2 Shot noise 58
2.3.3 Generation-recombination noise 59
2.3.4 Random-Telegraph-Signal (RTS) noise and 1/f noise 60
2.4 Reference 62
Chapter 3. Current Variability in 2-vertically Stacked Nanosheet FETs on FDSOI 64
3.1 Introduction 64
3.2 Characterization of variability 65
3.3 Experiments and methods 67
3.3.1 Global variability 68
3.3.1.a Drain current mismatch model from linear to saturation regime 68
3.3.1.b Drain current variability including all drain current mismatch sources 78
3.3.2 Low Frequency noise variability in 2-vertically stacked Nanosheet FETs 83
3.3.2.a Experiments and methods 84
3.4 Conclusion 88
3.5 References 88
Chapter 4. Detailed Electrical Characterization of 200 mm CMOS compatible GaN/Si HEMTs down to Deep Cryogenic Temperatures 93
4.1 Introduction 93
4.2 Experiments and methods 94
4.3 Results and discussion 97
4.3.1 Transfer characteristics 97
4.3.2 Y-function based transistor parameter extraction 98
4.3.3 Lambert-W-function based transistor parameter extraction 103
4.4 Summary and conclusion 108
4.5 References 109
Chapter 5. Influence of Flexible Substrate in Low Temperature Polycrystalline Silicon Thin-Film Transistor: Temperature Dependent Characteristics and Low Frequency Noise Analysis 113
5.1 Introduction 113
5.2 Device Fabrication 115
5.3 Results and discussion 117
5.3.1 DC Characteristics 117
5.3.2 Low Frequency Noise 123
5.4 Conclusion 127
5.5 References 127
Summary and Conclusion 132
Publication 134
Conference presentation 136
