검색 상세

InGaZnO 박막트랜지스터에서 게이트 전압에 의해 유도된 기생 전류 현상에 대한 연구

A study on parasitic current induced by gate voltage in InGaZnO thin-film transistors

초록/요약

고온에서 열처리된 Top-gate amorphous InGaZnO (a-IGZO) thin-film transistors (TFT)는 우수한 초기 전류-전압 (I–V) 특성을 나타내지만, Positive gate bias (PBS)에 장시간 노출되었을 때 Threshold voltage (Vth)에 hump가 발생하였다. 이러한 비정상적인 hump는 더 높은 양의 gate 전압에서 가속되고, 음의 gate 전압에 의해 완화되었다. Hump 전류의 크기는 채널 폭의 변화와는 무관하지만 채널 길이에 크게 의존하였다. 이러한 현상은 수직 gate 전기장에 의해 a-IGZO 반도체의 채널의 반대편인 back channel과 측면인 edge channel로 이동한 Na + 이온 때문인 것으로 확인되었다. a-IGZO 반도체와 유리 기판 사이에 Al2O3 층이 형성되면 a-IGZO로 이동하는 Na + 이온의 장벽 역할을 하게 되며, 이를 통해 hump 현상을 해결할 수 있었다.

more

초록/요약

Top gate a-InGaZnO (IGZO) thin-film transistors (TFTs) annealed at high temperature showed excellent initial current–voltage (I–V) characteristics. However, when they were exposed to positive gate bias for a long time, hump could occur in the subthreshold region. This abnormal hump was accelerated at a higher positive gate voltage and mitigated by a negative gate voltage. While the strength of the hump was irrelevant to a change in channel width, it relied significantly on channel length. This phenomenon might be due to mobile Na ions diffused from a glass substrate migrating toward the back and edge side of the IGZO semiconductor by a vertical gate electric field. When a layer of Al2O3 was formed between the IGZO semiconductor and the glass substrate, the hump phenomenon could be successfully solved by serving as a barrier for Na ions moving into the IGZO.

more

목차

1. 서론 1
1.1 디스플레이에 사용되는 박막트랜지스터 1
1.2 Positive gate bias stress (PBS) 인가 후 발생하는 열화 메커니즘 3
1.3 연구 배경: 기생 전류 현상 5
1.4 실험 방법 6
2. 실험 결과 8
2.1 전기적 stress 인가 전/후 전류-전압 특성 비교 8
2.2 Al2O3 박막 증착을 통한 Na + 확산 억제 14
2.3 이온 화학종의 장벽 역할을 하는 Al2O3 유전막의 유무에 따른 화학적 분석 비교 15
2.4 Top gate a-IGZO TFT의 hump 발생 메커니즘 해석 21
3. Conclusion 24
참고문헌 25

more