Design and Analysis of High-Speed Wireline Transceivers Utilizing Multi-Bit per Symbol Signaling techniques for Short-Reach Links
- 주제(키워드) Nonreturn to zero (NRZ) , Pulse amplitude modulation 4 (PAM-4) , Signaling , Common mode (CM) , Differential mode (DM) , High-speed integrated circuits , LSB decoding method , High-swing driver , Clock and data recovery (CDR) , Analog equalizer , Wireline transceiver , Short-reach link
- 발행기관 고려대학교 대학원
- 지도교수 김철우
- 발행년도 2024
- 학위수여년월 2024. 2
- 학위명 박사
- 학과 대학원 전기전자공학과
- 세부전공 집적회로전공
- 원문페이지 84 p
- 실제URI http://www.dcollection.net/handler/korea/000000279190
- UCI I804:11009-000000279190
- DOI 10.23186/korea.000000279190.11009.0000390
- 본문언어 영어
초록/요약
Modern wireline communications systems have been improved to increase the data rate in response to the rapidly increasing bandwidth demands driven by various applications such as big data, artificial intelligence, and machine learning. However, the channel attenuation of higher data rate in these systems become a bottleneck when using non-return-to-zero (NRZ) encoding for data transmission. To overcome this limitation, advanced multi-bit per symbol signaling techniques such as 4-level and 8-level pulse amplitude modulation (PAM-4 and PAM-8, respectively) have been suggested as effective solutions for either increasing the data rate or reducing the symbol rate while maintaining the same data throughput. This thesis presents a 48 Gb/s wireline transceiver with 3-bit per symbol using common-mode NRZ and differential-mode PAM-4 signaling techniques and a 50 Gb/s PAM-4 transceiver with high-swing driver, dual loop analog equalizer, and integrator-based baud-rate linear CDR for short-reach links. Proposed 3-bit per symbol signaling techniques can simultaneously modulate and demodulate the common-mode (CM) 1-bit NRZ and differential-mode (DM) 2-bit PAM-4 signals (CMDM-8). The driver of the transmitter configured with two different types of current mode PAM-4 drivers generate CMDM-8, a mixed signal of single NRZ, and differential PAM-4. If the common-mode voltage (VCM) of the two types of PAM-4 drivers is different, the VCM of the CMDM-8 signals swings between the two different VCM even if the two PAM-4 drivers generate the identical PAM-4 signal in the DM. Therefore, the transmitter can generate the NRZ signal in the CM while transmitting the PAM-4 signals. At the receiver, the CMDM-8, which combines NRZ and PAM-4 signals, is divided into NRZ and PAM-4 signals in the analog front end. The divided analog signals are converted to the 3-bit digital data in the decoder. The 3-bit decoder recovers the NRZ and PAM-4 signals to the original data. When 2-bit are recovered from the PAM-4 signal, the VCM of the PAM-4 signal is not constant due to the residual NRZ signal. Thus, the proposed PAM-4 decoder applies an offset-based PAM-4 decoding method to achieve robustness against the VCM change. Therefore, 3-bit per symbol signaling techniques can have the same SNR as PAM-4 and consume the lowest power consumption due to the low number of samplers, reference voltage, and sampling clock phase for data decoding among the 3-bit per symbol transceivers. In addition, a 50 Gb/s PAM-4 transceiver that incorporates an over-supply voltage (VDD) high-swing PAM-4 driver in the transmitter and an integrator-based baud-rate linear clock and data recovery (IB-CDR) in the receiver. The PAM-4 driver in the transmitter employs two types of NRZ-current mode logic (CML) drivers. This architecture overcomes the inherent SNR limitations of PAM-4 by generating signal amplitudes greater than VDD. The receiver features an IB-CDR, which can determine the phase difference between the PAM-4 signal and the sampling clock by using the sign and magnitude of the integrators. Consequently, because the IB-CDR can reduce the requirement of additional threshold voltages and samplers for CDR operation, the receiver can achieve a high Figure-of-Merit (FoM) with reduced hardware overhead. In addition, a new dual-loop analog equalizer (DAEQ) is introduced to mitigate inter-symbol interference (ISI) between the transmitter and receiver. In DAEQ, one loop increases the peak gain, and another loop can control the bandwidth of the system. Therefore, the proposed multi-bit per symbol signaling techniques can improve the performance and hardware cost for short-reach links.
more초록/요약
빅 데이터, 인공 지능, 그리고 머신 러닝 등 다양한 응용 분야에서 급속히 증가하는 대역폭 수요에 대응하기 위해 현대의 유선 통신 시스템은 데이터 전송률을 높여야만 한다. 그러나 이러한 시스템에서 높은 데이터 전송률의 채널 손실은 비제로 복귀 (Non-Return-to-Zero, NRZ) 신호법 기반의 데이터 전송에서 병목 현상이 된다. 이러한 제한을 극복하기 위해 4단계와 8단계 펄스 진폭 변조 (PAM-4 및 PAM-8) 와 같은 심볼 당 멀티-비트 신호화 기술이 데이터 전송률을 높이거나 동일한 데이터 처리량을 유지하면서 심볼 전송률을 줄이는 효과적인 해결책으로 도입되었다. 본 논문은 공통 모드 NRZ와 차동 모드 PAM-4 신호화 기술을 사용한 48 Gb/s 유선 송수신기와 고진폭 드라이버, 이중 루프 아날로그 등화기, 그리고 적분기 기반 선형 CDR을 포함한 50 Gb/s PAM-4 송수신기를 짧은 거리 링크를 위해 제안한다. 제안된 심볼 당 3 비트 신호화 기술은 공통 모드(CM) 1비트 NRZ와 차동 모드(DM) 2비트 PAM-4 신호를 동시에 변조 및 복조할 수 있는 CMDM-8 신호를 기반으로 동작한다. 송신기의 드라이버는 두 가지 다른 유형의 전류 모드 PAM-4 드라이버로 구성되어 단일 NRZ와 차동 PAM-4의 혼합 신호인 CMDM-8을 생성한다. 두 가지 유형의 PAM-4 드라이버의 공통 모드 전압(VCM)이 다른 경우, CMDM-8 신호의 VCM은 서로 다른 두 가지 VCM 사이에서 전압을 생성한다. 따라서 송신기는 CM에서 NRZ 신호를 생성하는 동시에 PAM-4 신호를 전송할 수 있다. 수신기에서는 NRZ와 PAM-4 신호가 혼합된 CMDM-8 이 아날로그 프론트 엔드에서 NRZ와 PAM-4 신호로 분리된다. 분리된 아날로그 신호는 디코더에서 3비트 디지털 데이터로 변환된다. 3비트 디코더는 NRZ와 PAM-4 신호로부터 원래 데이터를 복구한다. PAM-4 신호에서 2비트가 복구될 때, PAM-4 신호의 VCM은 잔류 NRZ 신호로 인해 일정하지 않기 때문에 제안된 PAM-4 디코더는 VCM 변화에 대한 둔감성을 달성하기 위해 오프셋 기반 PAM-4 디코딩 방법을 적용한다. 결과적으로, 심볼 당 3비트 신호화 기술은 PAM-4와 동일한 SNR을 가질 수 있고, 데이터 디코딩을 위한 샘플러, 문턱 전압, 그리고 샘플링 클럭 단계 수가 적기 때문에 심볼 당 3비트를 송수신하는 송수신기 중에서 가장 낮은 전력 소모를 가질 수 있다. 50 Gb/s PAM-4 송수신기는 송신기에서 공급 전압 (VDD) 이상의 고진폭 PAM-4 드라이버와 수신기에서는 적분기 기반 선형 클럭 및 데이터 복구(IB-CDR)로 구성된다. 송신기의 PAM-4 드라이버는 두 가지 유형의 NRZ – 전류 모드 로직 (CML) 드라이버를 사용한다. 이 아키텍처는 VDD보다 큰 신호 진폭을 생성함으로써 PAM-4의 본질적인 SNR 제한을 극복할 수 있다. 수신기는 IB-CDR을 특징으로 하며, 이는 적분기의 부호와 크기를 동시에 사용하여 PAM-4 신호와 샘플링 클럭 간의 위상 차이를 판단할 수 있다. 따라서 IB-CDR는 CDR 작동을 위한 추가적인 문턱 전압과 샘플러의 필요성을 줄일 수 있으므로, 수신기는 하드웨어 오버헤드를 줄이면서 높은 성능 평가지표(FoM)를 달성할 수 있다. 또한, 새로운 이중 루프 아날로그 등화기(DAEQ)가 도입되어 송신기와 수신기 사이의 심볼간 간섭(ISI)을 완화합니다. DAEQ에서는 하나의 루프가 피크 이득을 증가시키고, 다른 루프는 시스템의 대역폭을 제어할 수 있습니다. 따라서 제안된 심볼 당 다중 비트 신호화 기술은 짧은 거리 링크에 대한 성능과 하드웨어 비용을 개선할 수 있습니다.
more목차
CHAPTER 1. INTRODUCTION 1
1.1 Backgrounds 1
1.2 Thesis Overview 4
CHAPTER 2. CONVENTIONAL WORKS 6
2.1 Driver for transmitter using NRZ, PAM-4, and PAM-8 6
2.2 Decoders for NRZ, PAM-4, and PAM-8 in receiver 8
CHAPTER 3. 3-BIT PER SYMBOL SIGNALING USING COMMON-MODE NRZ AND DIFFERENTIAL-MODE PAM-4 10
3.1 Motivations 10
3.2 3-bit per symbol signaling 12
3.3 Circuit implementation 13
3.4 Measurement 26
CHAPTER 4. A PAM-4 TRANSCEIVER WITH HIGH-SWING DRIVER, DUAL LOOP ANALOG EQUALIZER, AND INTEGRATOR-BASED BAUD-RATE LINEAR CDR 32
4.1 Motivations 32
4.2 Transmitter implementation 34
4.3 Receiver implementation 41
4.4 Measurement 52
CHAPTER 5. CONCLUSION 59
REFERENCES 61
