(Mobile)메모리 테스트 보드 PCB의 PDN(Power Distribution Network) 에 관한 연구
Research about PDN(Power Distribution Network) of (mobile) memory test PCB board
- 주제(키워드) Power Distribution Network
- 발행기관 고려대학교 대학원
- 지도교수 황성우
- 발행년도 2010
- 학위수여년월 2010. 2
- 학위구분 석사
- 학과 일반대학원 전자전기공학과
- 원문페이지 62 p
- 실제URI http://www.dcollection.net/handler/korea/000000022350
- 본문언어 한국어
- 제출원본 000045592350
초록/요약
Mobile digital system의 operating speed가 고속화됨에 따라 PDN의 power integrity는 중요한 issue이다. MCP package로 조립된 LpDDR SDRAM의 test quality를 보장하기 위해서는 test board PCB PDN의 PI특성 확보가 필요하며, test board PCB PDN의 PI특성을 측정과 EM simulation, 그리고 equivalent circuit model을 통한 modeling을 통해서 분석을 하였다. LpDDRⅡ SDRAM I/O buffer의 spice model과 package model에 EM simulator로 추출한 board PCB의 s-parameter로 HSPICE를 이용하여 channel simulation을 진행하였다. 이를 통해서 time-domain waveform eye diagram과 VDDQ power fluctuation을 simulation 진행하였다. 그 결과 LpDDRⅡ 200 ㎒ 이상의 operation frequency에서는 aperture ratio가 65 %이하로 test quality를 보장할 수 없었다. 또한, chip pad에서의 VDDQ voltage fluctuation이 400 ㎒에서는 ± 0.14 V 정도로 심하게 출렁거려 high speed operation test를 위한 새로운 solution이 필요함을 밝혔다. Equivalent circuit model을 이용하여 through via inductance 감소, power plane capacitance 증가, power plane capacitor ESR 증가를 통한 board PDN의 PI 특성을 개선할 수 있음 확인하였다. 특히, through via의 inductance가 board PCB PDN의 PI에 가장 크게 영향을 미치는 parameter임을 밝혔으며, inductance의 개선뿐만 아니라 board PCB PDN의 channel loss를 줄임으로써 보다 개선된 PI 특성을 가질 수 있음을 밝혔다.
more초록/요약
This thesis analyzes power integrity characteristics of the board PCB Power Distribution Network(PDN) for memory testing mobile Low power Double Data Rate Synchronous Dynamic Random Access Memory(LpDDR SDRAM). Measurement result, EM simulation, and an equivalent circuit modeling estimate that the board PCB does not qualify testing quality at high speed operation. according to channel simulation, It is proved that the board PCB does not guarantee testing reliability of LpDDRⅡ SDRAM high speed operation above 400 ㎒. This thesis shows that the change of via series inductance, plane capacitor capacitance and plane capacitor ESR can be used as effective tools for the improvement of the power integrity characteristics.
more목차
Abstract i
차 례 ii
그림/표 차례 iv
제 1 장. 서론 1
제 2 장. Test board power integrity 5
2.1 Memory tester 5
2.1.1 Memory tester hardware 구성 5
2.1.2 Test board PCB 7
2.2 Power integrity in digital system 10
2.2.1 Simultaneous Switching Noise(SSN) 11
2.2.2 Target impedance 13
2.3 Decoupling capacitor 17
2.3.1 Parasitic series impedance and series resistance of a capacitor 17
2.3.2 Decoupling capacitor impedance 20
제 3 장. Test board IO PDN Measurement 22
3.1 MCP test board IO PDN 22
3.1.1 MCP test board PCB 구성 22
3.1.2 Board PCB 측정 point 24
3.2 Board PCB Measurement 27
3.2.1 Measurement port A 27
3.2.2 Measurement & EM simulation 29
제 4 장. Test board IO PDN Modeling 31
4.1 Equivalent Circuit Modeling 32
4.2 Modeling & Measurement & EM simulation 35
4.3 Channel simulation 37
4.3.1 Circuit model 38
4.3.2 Time-domain waveform simulation 40
4.3.3 Power fluctuation simulation 41
4.4 IO PDN PI Improvement 43
4.4.1 Via inductance decrease 44
4.4.2 Plane capacitance increase 46
4.4.3 Plane capacitor ESR increase 49
제 5 장. 결론 50
참고문헌 52
